Чиплеты против ASIC: победа гибкости над специализацией?

1. Введение

На протяжении более полувека развитие микроэлектроники определялось масштабированием по закону Мура: удвоение числа транзисторов на кристалле каждые полтора-два года позволяло наращивать функциональность систем в рамках единого монолитного кристалла. Логическим итогом этого пути стала архитектура «система на кристалле» (СнК, англ. System-on-Chip, SoC), в которой процессорные ядра, память, ускорители и интерфейсы ввода-вывода интегрируются на одной полупроводниковой пластинке кремния.

Однако к началу 2020-х годов монолитный путь столкнулся с рядом фундаментальных ограничений. Во-первых, площадь кристалла ограничена размером литографического поля экспонирования (так называемым пределом фотошаблона, reticle limit), составляющим около 850 мм², тогда как потребности высокопроизводительных вычислений и систем искусственного интеллекта уже превышают этот предел. Во-вторых, стоимость проектирования и комплекта фотошаблонов в передовых технологических нормах (5 нм и ниже) достигает сотен миллионов долларов, что делает разработку каждого нового монолитного кристалла всё более рискованной. В-третьих, с ростом площади кристалла экспоненциально падает выход годных изделий, а значит, растёт себестоимость. Наконец, разные классы схем — логика, статическая память SRAM, аналоговые и высокочастотные блоки — масштабируются с разной скоростью, и перенос всех блоков на единый передовой техпроцесс становится экономически неоправданным.

Ответом отрасли на эти вызовы стал переход от «системы на кристалле» к «системе в корпусе» (System-in-Package, SiP), построенной из чиплетов. Начиная с серверных процессоров AMD EPYC (2017–2019 гг.) чиплетный подход последовательно освоили практически все ведущие производители высокопроизводительных микросхем, а в 2022 году был опубликован открытый межчиплетный стандарт UCIe, заложивший основу будущей «чиплетной экосистемы». Цель настоящей статьи — систематизированно изложить основы чиплетной парадигмы: терминологию, классификацию, технологии интеграции, интерфейсы, а также сильные и слабые стороны подхода в сравнении с классическими монолитными ASIC и СнК.

2. Понятие чиплета и предпосылки дезагрегации кристалла

Чиплет (англ. chiplet) — это функционально законченный полупроводниковый кристалл сравнительно малой площади, спроектированный не как самостоятельная микросхема, а как модуль для совместной работы с другими кристаллами в составе единой системы в корпусе. Идея чиплетного подхода состоит в декомпозиции (дезагрегации) будущей крупной микросхемы — СнК, центрального или графического процессора — на отдельные кристаллы, каждый из которых реализует определённую часть логики: вычислительные ядра, память, интерфейсы ввода-вывода, специализированные ускорители. Полученные кристаллы монтируются на общую корпусную подложку либо на промежуточный кремниевый слой — интерпозер — и соединяются короткими высокоплотными линиями связи в единый высокоинтегрированный модуль (рис. 1).

Рис. 1. Декомпозиция монолитной системы на кристалле (а) в чиплетную систему на общей подложке или интерпозере (б)

Важно отличать чиплетные системы от классических многокристальных модулей (МКМ), известных с 1980-х годов. Формально и там и там в корпусе размещается несколько кристаллов, однако чиплетный подход предполагает два принципиальных новшества. Первое — качественно иной уровень плотности и энергоэффективности межкристальных соединений: передовое корпусирование обеспечивает тысячи линий связи с шагом контактов в десятки микрометров и энергозатратами, приближающимися к внутрикристальным. Второе — сама методология проектирования: чиплет изначально создаётся «для дезагрегации», с унифицированными интерфейсами, рассчитанными на повторное использование кристалла в нескольких продуктах и, в перспективе, на совместимость кристаллов разных производителей.

3. Классификация чиплетов

По функциональному назначению принято выделять четыре основные группы чиплетов (рис. 2). Процессорные (вычислительные) чиплеты реализуют основную вычислительную логику — ядра центральных и графических процессоров, векторные и матричные блоки; типичными примерами служат кристаллы CCD в процессорах AMD и вычислительные тайлы в изделиях Intel. Чиплеты памяти содержат буферную либо высокоскоростную память, размещаемую в непосредственной близости от вычислителей: стеки динамической памяти HBM, кристаллы SRAM-кэша (например, технология 3D V-Cache). Интерфейсные чиплеты (чиплеты ввода-вывода) объединяют контроллеры внешних интерфейсов — PCIe, CXL, Ethernet, USB, контроллеры памяти DDR — и высокоскоростные приёмопередатчики SerDes, обеспечивая связь системы с внешним миром. Наконец, специализированные чиплеты включают модули цифровой обработки сигналов (DSP), нейропроцессорные ускорители (NPU), криптографические блоки, а также радиочастотные и фотонные компоненты.

Рис. 2. Классификация чиплетов по функциональному назначению

Следует подчеркнуть, что приведённое деление является в известной мере условным: конкретная гранулярность декомпозиции определяется производителем и сценарием применения. Одни компании развивают универсальные чиплеты, повторно используемые в широкой линейке устройств (стратегия AMD, где один и тот же вычислительный кристалл применяется и в настольных, и в серверных процессорах), другие проектируют узкоспециализированные тайлы под конкретное изделие (подход Intel в ряде продуктов). Выбор гранулярности — компромисс между экономией на повторном использовании и накладными расходами на межчиплетные интерфейсы.

4. Технологии корпусирования и интеграции

Возможности чиплетного подхода напрямую определяются технологиями передового корпусирования (advanced packaging), которые принято условно делить на поколения. При 2D-интеграции кристаллы монтируются рядом друг с другом на органической корпусной подложке; это наиболее дешёвое решение с умеренной плотностью связей. Промежуточные варианты (иногда обозначаемые 2.1D/2.3D) используют тонкие слои перераспределения (RDL) по технологии fan-out, повышая плотность разводки без применения кремния. При 2.5D-интеграции кристаллы размещаются на пассивном кремниевом интерпозере — пластине со сквозными кремниевыми переходами (TSV) и многослойной тонкоплёночной разводкой; к этому классу относятся технологии CoWoS (TSMC), а также «мостовые» решения типа EMIB (Intel), где небольшие кремниевые мостики встраиваются в органическую подложку только в зонах связи соседних кристаллов. Наконец, 3D-интеграция предполагает вертикальное размещение кристаллов друг над другом с соединением через микробампы либо путём прямого гибридного сращивания «медь–медь» (технологии Foveros у Intel, SoIC у TSMC); гибридное сращивание уменьшает шаг соединений до единиц микрометров и менее.

Строение типичной системы с 2.5D-интеграцией показано на рис. 3. Чиплеты (вычислительный кристалл, стек памяти HBM, кристалл ввода-вывода) присоединяются к интерпозеру микробампами с шагом порядка 25–55 мкм; плотная разводка интерпозера образует магистрали «чиплет–чиплет» с тысячами параллельных линий. Сам интерпозер через бампы C4 (шаг порядка 100–150 мкм) монтируется на корпусную подложку, а та, в свою очередь, шариковыми выводами BGA соединяется с печатной платой. Именно иерархия «микробампы — C4 — BGA» обеспечивает согласование микрометрового масштаба кристаллов с миллиметровым масштабом платы.

Рис. 3. Поперечное сечение системы с 2.5D-интеграцией на кремниевом интерпозере (масштаб условный)

5. Межчиплетные интерфейсы и стандартизация

Связи между чиплетами (интерфейсы die-to-die, D2D) занимают промежуточное положение между внутрикристальными шинами и внешними последовательными каналами. К ним предъявляются три ключевых требования: высокая погонная пропускная способность (сотни гигабайт в секунду на миллиметр края кристалла), малые энергозатраты на передачу бита и низкая задержка. Для ориентировки: передача бита по внутрикристальным линиям обходится примерно в десятые доли пикоджоуля и менее, по межчиплетным связям через интерпозер — порядка 0,3–0,5 пДж, по органической подложке — порядка единиц пикоджоулей, тогда как внешние каналы SerDes на печатной плате требуют уже 5–10 пДж на бит. Таким образом, грамотно спроектированная чиплетная система по энергетике связей приближается к монолитной и радикально превосходит системы из отдельных корпусированных микросхем.

Ключевым событием для отрасли стало появление открытых стандартов D2D-интерфейсов, важнейшие из которых сведены в табл. 1. Наибольшее значение имеет стандарт UCIe (Universal Chiplet Interconnect Express), опубликованный в 2022 году консорциумом с участием Intel, AMD, Arm, TSMC, Samsung и других лидеров отрасли. UCIe определяет трёхуровневую организацию интерфейса: физический уровень, адаптер D2D (логика канального уровня, контроль целостности) и протокольный уровень, допускающий отображение протоколов PCIe и CXL либо потоковую передачу «сырых» данных. Стандарт охватывает как «стандартное» корпусирование на органической подложке, так и «продвинутое» (интерпозеры и мосты) с существенно большей плотностью контактов. Наряду с открытыми стандартами широко применяются фирменные интерфейсы — Infinity Fabric (AMD), NVLink-C2C (NVIDIA), UltraFusion (Apple).

Примечание. Указаны характерные значения по опубликованным версиям спецификаций; в новых редакциях стандартов скорости повышаются.

6. Чиплеты и монолитные ASIC: сравнительный анализ

ASIC (Application-Specific Integrated Circuit) — интегральная схема, создаваемая под строго определённую задачу, как правило, в виде монолитного кристалла, все блоки которого проектируются и изготавливаются единовременно в рамках одного техпроцесса. Сопоставим оба подхода по ключевым инженерно-экономическим критериям.

6.1. Выход годных кристаллов и экономика производства

Вероятность того, что кристалл не содержит фатальных дефектов, быстро убывает с ростом его площади. В простейшей пуассоновской модели выход годных описывается выражением Y = exp(−A·D₀), где A — площадь кристалла, а D₀ — плотность дефектов на пластине; применяются и более точные модели (Мёрфи, отрицательное биномиальное распределение), но качественный вывод одинаков. Так, при типичной для освоенного техпроцесса плотности дефектов D₀ = 0,1 см⁻² кристалл площадью 6 см² даёт выход лишь около 55 %, тогда как кристалл площадью 0,8 см² — свыше 90 %. Модельная иллюстрация приведена на рис. 4: при одинаковой карте дефектов пластина, разбитая на малые кристаллы, теряет лишь малую долю площади, тогда как для крупных кристаллов каждый дефект «убивает» значительную часть пластины.

Отсюда вытекает главное экономическое преимущество чиплетов: бракованной оказывается не вся большая микросхема, а лишь отдельный малый кристалл, который отбраковывается до сборки. Кроме того, из кристаллов с частично отключёнными блоками формируются младшие модели изделий (техника биннинга), что дополнительно повышает полезный выход. Платой за это служат затраты на передовое корпусирование и интерпозер, поэтому чиплетный подход выигрывает прежде всего там, где суммарная площадь кремния велика.

Рис. 4. Влияние площади кристалла на выход годных при одинаковой плотности дефектов (модельный пример; × — дефекты, зелёным показаны годные кристаллы, красным — бракованные)

6.2. Гибкое сочетание технологических норм

Второе фундаментальное преимущество — возможность изготавливать каждый чиплет по оптимальному для него техпроцессу (рис. 5). Плотная цифровая логика выигрывает от передовых норм 3–5 нм; ячейки SRAM практически перестали уменьшаться при переходе к нормам менее 7 нм, поэтому крупные массивы кэш-памяти выгоднее выпускать по более зрелым нормам; аналоговые, радиочастотные и силовые схемы масштабируются ещё хуже и экономически оправданы в нормах 22–28 нм. В монолитной ASIC все эти блоки вынужденно изготавливаются в едином (обычно самом дорогом) процессе, то есть значительная часть площади дорогостоящего кристалла расходуется на схемы, не получающие от этого никакого выигрыша. Чиплетная система снимает это противоречие: показателен пример процессоров AMD, где вычислительные кристаллы выпускались по норме 7 нм, а кристалл ввода-вывода — по норме 12 нм.

Рис. 5. Гетерогенная интеграция: сочетание разных технологических норм в одном корпусе

6.3. Масштабируемость, повторное использование и сроки разработки

Чиплетная архитектура допускает модульное масштабирование производительности: для выпуска старшей модели процессора достаточно увеличить число вычислительных чиплетов на подложке, не перепроектируя остальную систему; так, в серверных процессорах AMD EPYC число вычислительных кристаллов при единой платформе варьируется от поколения к поколению и внутри линейки. Однажды спроектированный и верифицированный чиплет используется во множестве продуктов, что сокращает как затраты (один комплект фотошаблонов вместо нескольких), так и сроки выхода изделий на рынок: новый продукт может собираться преимущественно из готовых, проверенных «кремниевых кубиков» с заменой лишь одного-двух кристаллов. Наконец, дезагрегация ослабляет привязку к пределу фотошаблона: суммарная площадь кремния в корпусе современных ускорителей уже в разы превышает предельную площадь одиночного кристалла.

Сказанное не означает безусловного превосходства чиплетов. Монолитные ASIC и СнК сохраняют преимущество там, где определяющими являются предельная энергоэффективность, минимальные задержки межблочных связей, малая площадь и низкая цена корпусирования — например, в массовых мобильных и встраиваемых системах, изделиях сверхмалой мощности, а также в узкоспециализированных ускорителях умеренной площади, тиражируемых огромными сериями. Сводное сопоставление подходов приведено в табл. 2.

7. Ограничения и инженерные вызовы чиплетного подхода

Дезагрегация не даётся бесплатно, и объективная картина требует перечислить её издержки. Межчиплетные связи, даже реализованные по лучшим технологиям, уступают внутрикристальным по задержке и энергии на бит, поэтому разбиение системы должно выполняться по границам с умеренным трафиком — неудачная декомпозиция способна свести на нет все преимущества подхода. Плотная компоновка кристаллов, особенно при 3D-укладке, обостряет проблемы отвода тепла и локальных перегревов, а также целостности питания при токах в сотни ампер. Серьёзной задачей остаётся тестирование: чтобы дорогостоящая сборка не браковалась из-за одного кристалла, каждый чиплет должен быть аттестован ещё до монтажа (проблема заведомо годного кристалла, known good die), что требует развитых средств тестопригодного проектирования; для стековых структур принят специальный стандарт тестового доступа IEEE 1838.

К технологическим вызовам добавляются надёжностные и методологические. Совместная работа кристаллов с различающимися коэффициентами теплового расширения порождает термомеханические напряжения и коробление сборки; проектирование системы в корпусе требует сквозной оптимизации «архитектура — кристалл — корпус» (system-technology co-optimization, STCO) и соответствующей поддержки в САПР, которая лишь формируется. Наконец, полноценный «рынок чиплетов», на котором кристаллы разных поставщиков свободно комбинируются в одном корпусе, пока остаётся целью: помимо электрической совместимости интерфейсов, для него необходимо решить вопросы распределения ответственности за брак, защиты интеллектуальной собственности и безопасности цепочек поставок.

8. Примеры промышленных реализаций

Первым массовым воплощением чиплетной парадигмы стали процессоры AMD на архитектуре Zen 2 (2019 г.): вычислительные кристаллы CCD изготавливались по норме 7 нм, а кристалл ввода-вывода — по норме 12 нм; серверные модели EPYC объединяли в корпусе до восьми вычислительных кристаллов, а технология 3D V-Cache добавила вертикально монтируемый чиплет SRAM-кэша с соединением методом гибридного сращивания. Intel применила полный арсенал передового корпусирования в ускорителе Ponte Vecchio, объединившем 47 кристаллов, изготовленных по пяти различным техпроцессам, с помощью мостов EMIB и 3D-технологии Foveros; массовые клиентские процессоры Meteor Lake (2023 г.) также собраны из тайлов разных фабрик на активной 3D-основе. Apple в процессорах M1/M2 Ultra соединила два кристалла интерфейсом UltraFusion с пропускной способностью 2,5 ТБ/с, обеспечив программную прозрачность объединения. NVIDIA в поколении Blackwell объединила два кристалла предельного литографического размера каналом NV-HBI с пропускной способностью 10 ТБ/с, а память HBM, сама являющаяся 3D-стеком кристаллов DRAM, стала неотъемлемым «чиплетом памяти» всех современных ускорителей ИИ.

9. Заключение

Чиплетный подход знаменует смену парадигмы в микроэлектронике: единицей проектирования и повторного использования становится не IP-блок внутри монолитного кристалла, а сам кристалл, объединяемый с другими средствами передового корпусирования. Такая дезагрегация возвращает отрасли экономическую масштабируемость, утраченную по мере удорожания передовых техпроцессов: она повышает выход годных, позволяет сочетать технологические нормы, ускоряет вывод продуктов на рынок и снимает ограничение литографического поля. Вместе с тем чиплеты не отменяют монолитные ASIC и СнК, оптимальные для массовых энергоэффективных изделий, а дополняют их в сегменте крупных высокопроизводительных систем.

Дальнейшее развитие направления связано с совершенствованием стандартов межчиплетных интерфейсов и формированием открытой экосистемы совместимых кристаллов, с переходом к гибридному сращиванию и трёхмерным сборкам всё большей плотности, с интеграцией фотонных каналов непосредственно в корпус (co-packaged optics), а также с созданием методов и САПР для автоматизированной декомпозиции систем, теплового проектирования и тестирования систем в корпусе. Освоение этих вопросов сегодня является необходимой частью подготовки инженера-разработчика СБИС.

Рекомендуемая литература

1. Naffziger S. et al. Pioneering Chiplet Technology and Design for the AMD EPYC™ and Ryzen™ Processor Families // Proc. 48th Int. Symp. on Computer Architecture (ISCA). 2021.

2. Universal Chiplet Interconnect Express (UCIe) Specification. UCIe Consortium, 2022. URL: https://www.uciexpress.org

3. Lau J. H. Chiplet Design and Heterogeneous Integration Packaging. Springer, 2023.

4. Heterogeneous Integration Roadmap. IEEE Electronics Packaging Society. URL: https://eps.ieee.org/hir

5. IEEE Std 1838-2019. IEEE Standard for Test Access Architecture for Three-Dimensional Stacked Integrated Circuits.

6. Open Domain-Specific Architecture (ODSA): Bunch of Wires (BoW) Interface. Open Compute Project, 2020.

7. Материалы Intel о технологиях EMIB и Foveros. URL: https://www.intel.com